Proyecto de modelización VHDL de la memoria X24C16,  y de desarrollo en VHDL de un interface para la memoria X24C16 de Xicor

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/11531/35460

Registro completo de metadatos

Campo DC	Valor	Lengua/Idioma
dc.contributor.author	Pardo Vidal, Carlos	-
dc.contributor.other	Universidad Pontificia Comillas, Escuela Técnica Superior de Ingeniería (ICAI)	es_ES
dc.date.accessioned	2019-02-25T07:42:51Z	-
dc.date.available	2019-02-25T07:42:51Z	-
dc.date.issued	1994	-
dc.identifier.uri	http://hdl.handle.net/11531/35460	-
dc.description	Ingeniero Industrial	es_ES
dc.format.mimetype	application/pdf	es_ES
dc.language.iso	es	es_ES
dc.rights	Attribution-NonCommercial-NoDerivs 3.0 United States	*
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/3.0/us/	*
dc.subject	12 Matemáticas	es_ES
dc.subject	1203 Ciencias de los ordenadores	es_ES
dc.subject	120326 Simulación	es_ES
dc.subject	120323 Lenguajes de programación	es_ES
dc.title	Proyecto de modelización VHDL de la memoria X24C16, y de desarrollo en VHDL de un interface para la memoria X24C16 de Xicor	es_ES
dc.type	info:eu-repo/semantics/bachelorThesis	es_ES
dc.rights.accessRights	info:eu-repo/semantics/closedAccess	es_ES
Aparece en las colecciones:	ICAI - Proyectos Fin de Carrera

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
PFC000756.pdf	Proyecto Fin de Carrera	18,31 MB	Adobe PDF	Visualizar/Abrir Request a copy