Aceleración en VHDL para FPGA de algoritmos de detección de bordes (Sobel / Canny)

Abstract

En este proyecto se han desarrollado los algoritmos de detección de bordes Sobel y Canny en VHDL y se han implementado en una FPGA. El proyecto tiene el objetivo de comparar esta implementación con una implementación convencional software en una Raspberry pi y demostrar que la FPGA es una alternativa competente. Se analizan costes energéticos, tiempo de detección y calidad de detección para realizar una comparativa entre ambas implementaciones.

In this project, the Sobel and Canny edge detection algorithms were developed in VHDL and implemented on an FPGA. The project aims to compare this implementation with a conventional software implementation on a Raspberry Pi and demonstrate that the FPGA is a viable alternative. Energy costs, detection time, and detection quality are analysed to compare the two implementations.