Automation of SCADA system tests using Hardware in the Loop

Abstract

Este proyecto surge de la reevaluación de las pruebas de aceptación en fábrica (FAT) para sistemas SCADA y de la idea de que estos procedimientos pueden acelerarse y hacerse más eficientes, especialmente mediante la automatización. Las FAT han sido históricamente fundamentales para la implementación de sistemas de control, ya que cualquier fallo no detectado puede provocar tiempos de inactividad, riesgos de seguridad o interrupciones operativas desencadenando eventos de mayor calibre. En el contexto de los sistemas eléctricos, esto es especialmente crítico: cuando se producen fallos debido a fenómenos naturales, como rayos, o a inestabilidades del sistema en la tensión o la frecuencia, los interruptores deben funcionar sin excepción. Por lo tanto, las FAT garantizan el cumplimiento de las especificaciones del cliente y validan la correcta ejecución de las operaciones preprogramadas en escenarios definidos. Un diseño robusto de las FAT garantiza una puesta en marcha rápida y minimiza los errores durante la instalación. No obstante, las prácticas actuales de FAT se caracterizan por rutinas repetitivas y mecánicas que pueden prolongarse durante varias semanas. Estos procesos tan largos aumentan el riesgo de error humano, ya que la fatiga de los ingenieros puede comprometer la fiabilidad de los resultados al producir falsos positivos o negativos. Al mismo tiempo, este carácter repetitivo también destaca la FAT como un fuerte candidato para la automatización mediante la ejecución de scripts o programas. Por lo tanto, se busca una solución más económica y adaptable, en la que los resultados se obtengan más rápidamente, con mayor fiabilidad y mejor escalabilidad. Esta es la función que cumple la simulación Hardware-in-the-Loop (HIL). Al conectar los controladores físicos con entornos simulados en tiempo real, HIL permite simular correctamente el comportamiento del sistema eléctrico sin necesidad de prototipos físicos. Se proporciona un marco riguroso pero flexible para automatizar las pruebas FAT de SCADA, combinando las ventajas de la eficiencia, la repetibilidad y la reducción del tiempo de puesta en marcha.This project emerges from the reassessment of Factory Acceptance Tests (FAT) for SCADA systems and the idea that these procedures can be accelerated and made more efficient, especially through automation. FAT has historically been central to the deployment of control systems, as any undetected malfunction can result in downtime, safety risks, or operational disruptions with cascading effects. In the context of power systems, this is particularly critical: when faults occur due to natural events such as lightning strikes or due to system instabilities in voltage or frequency, circuit breakers must operate without exception. FAT therefore guarantees compliance with customer specifications and validates the proper execution of pre-programmed operations under defined scenarios. A robust FAT design ensures swift commissioning and minimises errors during installation. Nonetheless, current FAT practices are characterised by repetitive and mechanical routines that may extend over several weeks. Such lengthy processes increase the risk of human error, as engineer fatigue can compromise the reliability of results by producing false positives or negatives. At the same time, this repetitive character also highlights FAT as a strong candidate for automation through scripted or programmatic execution. A more economical and adaptable solution is thus sought, where results are delivered faster, with higher reliability and improved scalability. This is the role fulfilled by Hardware-in-the-Loop (HIL) simulation. By interfacing physical controllers with real-time simulated environments, HIL enables the faithful emulation of power system behaviour without the need for physical prototypes. It provides a rigorous yet flexible framework for automating SCADA FAT, combining the advantages of efficiency, repeatability, and reduced commissioning time, while ensuring the robustness of testing in critical infrastructure environments.