Implementación de un control lineal cuadrático en FPGA. Análisis comparativo de rendimiento y recursos

Abstract

Este trabajo aborda la implementación de un controlador lineal cuadrático en una FPGA Artix-7 (Basys3), utilizando como planta un péndulo invertido construido en el laboratorio. Se desarrolla el modelo físico del sistema, el diseño del controlador, y su codificación en VHDL con aritmética en punto fijo. El diseño se valida mediante simulación en MATLAB/Simulink, simulación funcional en Vivado y pruebas sobre la planta física, comparándose además con una implementación equivalente en microcontrolador. Los resultados muestran un consumo energético reducido y una latencia de lazo de 360 ns, despreciable frente al periodo de muestreo de 1 ms, confirmando la viabilidad de esta plataforma para control en tiempo real.

This work addresses the implementation of a linear quadratic regulator on an Artix-7 FPGA (Basys3), using as the plant an inverted pendulum built in the laboratory. The physical model of the system is developed, along with the controller design and its coding in VHDL using fixed-point arithmetic. The design is validated through simulation in MATLAB/Simulink, functional simulation in Vivado, and tests on the physical plant, also comparing it with an equivalent implementation on a microcontroller. The results show reduced energy consumption and a loop latency of 360 ns, negligible compared to the 1 ms sampling period, confirming the viability of this platform for real-time control.